synplify的综合

小编，做FPGA或ASIC综合时经常要加“约束”，我不懂这个“约束”是什么东西?它包含哪些内容?另外，综合时什么是“优化”?什么是“MAPPING”?怎样才能做到“优化”和“MAPPING”?
我用的软件是SYNPLIFY

synplify的综合
约束顾名思义就是你根据自己项目的需要对综合器提出的一些设计要求。综合器会尽量满足你的要求，“优化”就是综合器满足你的约束的过程。而mapping是一个将你的设计映射到具体器件上的过程，

synplify的综合
小编，您用过SYNPLIFY这个综合软件吗?能说说用它怎么加约束?

synplify的综合
synplify的约束可以有很多种加法，比如用SCOPE,自己编辑NCF文件，或用directive 写到源代码里。初学者可以先用SCOPE，你可以在建立好项目后先什么约束都不加把他编译一下，然后点一下工具栏里面那个像表格的图标，会弹出一套表格，填好这些表就可以解决大部分的约束。至于每张表格的内容代表什么意思，建议看看synplify自带的帮助。：）