该用Verilog OR VHDL？
时间：10-02
整理：3721RD
点击：
以前仅用原理图方式设计CPLD和FPGA(小规模).现在想改用HDL.请问各前辈,VHDL和Verilog HDL到底应该用哪个?特别对于新手而言?
多谢各位先！