强烈建议:大家应该仔细研究学习SYSTEM VERILOG

why......

强烈建议:大家应该仔细研究学习SYSTEM VERILOG
同意

前天去参加了一个Mentor公司基于systemverilog的验证平台Questa的培训
那个工程师说现在很多大公司的验证都趋于用systemverilog了

有相关的资料吗?

对呀，能给出一些理由吗?

SV在验证方面作了非常大的增强，但如果你只是写可综合的RTL，则基本上不用去学了，和verilog没有太大的变化

我觉得掌握好一门就可以了，各有优点

什么来的?一定都不懂，可能我还没有学过这方面的东东

Verilog都还没学会啊

本人也觉得systemVerilog将会大行其道，现在的芯片设计验证的工作地位很高！

对于菜鸟能不能推荐几本书，比较经典的

bu zhi dao shi shen me dd

不太懂芯片的验证指什么，是前、后仿真吗

我也想知道是怎么回事?