• · 要成为FPGA高手应该具备那些知识呢　请高手指教！12-25
• · 求助：如何较精确地实现负数的右移位操作12-25
• · 问题：如何有效减小某个模块的wire delay以提高主频。12-25
• · ASIC/FPGA/CPLD 各自的优缺点在哪里？12-25
• · 关于CPLD管脚分配12-25
• · Johnson counter 有什么优点？12-25
• · 技术问题咨询探讨，大虾请进来看看12-25
• · 请高手帮忙：关于FLASH烧写得问题，谢谢了12-25
• · 哪里能买到Virtex II-pro的开发板12-25
• · 求助！高手帮帮忙啊，多谢了12-25
• · 求教，综合方面问题，谢谢！12-25
• · 这个逻辑怎么实现呢，请教大虾！12-25
• · 求助 简单verilog程序12-25
• · 帮忙看一下这个思路如何实现12-25
• · 求教各位大侠，ＶＥＲＩＬＯＧ中的时延设计．12-25
• · 求助：关于visual studio 2005的sln和vcproj12-25
• · 帮忙看这句语句怎么优化(verilog)12-25
• · 请问：Modelsim在batch-mode下如何统计Coverage（急）？12-25
• · 今天偶然看到这个网站12-25
• · 推荐一个学通信网络技术的好地方12-25
• · How to insert your IO pads and POWER pads to your design ？12-25
• · 请教大侠，关于一个简单的Verilog程序12-25
• · 一小段Verilog HDL程序，帮忙！大侠！12-25
• · 求 CCD处理方法12-25
• · 请教一个关于PROM的问题12-25