• · 弱问：关于FPGA的clk引脚12-25
• · 用VHDL实现30秒的倒计时并在数码管上显示容易吗12-25
• · Help:找有经验的DFT工程师12-25
• · 没有乘法器的开发板，如何设计数字滤波器？12-25
• · 关于图像加解扰12-25
• · 我想往ASIC Verification方面发展,有事想咨询各位前辈12-25
• · 谁能帮我解释一下这段代码的意思啊？万分感谢！12-25
• · 求助hy57v561620ft芯片的仿真模型12-25
• · quartus里的图形设计能不能在modelsim里仿真？12-25
• · 新手问学习 fpga应该怎样开始12-25
• · 请教Vera语言中，methods 和 procedures 的区别？12-25
• · FPGA应用创举：用FPGA做开放源码硬件平台创新设计12-25
• · 求助：FPGA默认pin的设置12-25
• · 有没有做版图设计的12-25
• · 请教跨时钟域的信号同步问题12-25
• · 问一个modelsim 问题12-25
• · 反复出现的问题～！12-25
• · 求助一个quartus问题12-25
• · 在使用QUARTUSII中遇到的问题12-25
• · 关于system generator12-25
• · 这个程序编译有个警告！大家来帮一下！谢谢12-25
• · 加PAD综合后路径膨胀问题12-25
• · 弱问：关于VREF12-25
• · 请问：哪种型号的FPGA能跑到200MHz以上？12-25
• · 请教：关于信号同时做时钟和数据的问题12-25