微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 加PAD综合后路径膨胀问题

加PAD综合后路径膨胀问题

时间:10-02 整理:3721RD 点击:
现在有一个设计,不加pad综合,DC分析结果是8ns,PT分析结果8.1ns,差不多。
但是加了PAD再综合,对内核设置了set_dont_touch,且只是一遍编译综合。
综合以后,DC分析的时延还是8ns,正常,PT分析时延膨胀到了9ns,Slack=-0.8。且膨胀的路径
根本没道理,是一条寄存器到寄存器的内部路径,且非原来的最关键路径。
这是怎么回事啊?求赐教。

有没有可能是因为在PT的环境中,standcell库的条件和PAD库的条件不一样?
猜测。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top