微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有没有做版图设计的

有没有做版图设计的

时间:10-02 整理:3721RD 点击:
在做SOC后阶段的版图设计时,CTS(clock tree synthesis)遇到问题.请问有人做过吗.我用的是First Encounter 做版图的.谢谢.

有没有做版图设计的
老兄太牛了,前后端都做?还是soc的。

有没有做版图设计的
小编过奖了.这是我毕业设计前的一个课题.我现在在德国读微电子硕士学位.因为这个软件这里很少人用,所以只有向国内的高手求教了.

有没有做版图设计的
这里可能做后端的比较少,我以前做的时候后端都是外包给foundry,所以不是太清楚,也想提高一下这方面。

顶啊,真是太好了,谢谢啊

这么厉害啊 我现在什么都还不清楚呢

晕,网速奇慢啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top