• · 想学习Verilog-A或Verilog-AMS,请问在spectre环境中可以直接运行么？01-17
• · cadence仿真出现bad subckt xxx statement的错误01-17
• · 有个貌似很简单的问题搞不懂01-17
• · layout中用bindkey怎么把tab键给绑进去01-17
• · PLL中VCO的差分电感diff_ind_3t_rf问题01-17
• · 请大牛指导下，关于运放失调仿真问题01-17
• · EE240-2013的新任教师是我们中国人！01-17
• · 关于mos管电容的仿真！01-17
• · 关于锁相环锁定问题。01-17
• · 动态比较器失调电压校正方法求指导01-17
• · 请教关于电压比较器设计，输入两个电压，输出较大的一个？01-17
• · 关于米勒补偿的零点问题01-17
• · 65nm 管子的gate leakage对运放设计影响严重吗？01-17
• · 学习Flash ADC遇到问题，求指点01-17
• · 各位大神帮忙看看这个补偿是怎么回事？01-17
• · 怎么仿真一个有源电感的电感值01-17
• · 1/f noise: 为什么说PMOS载流子是在埋沟里面输运的？01-17
• · 用spectreverilog进行混仿是出现的问题，急急急……01-17
• · 右半平面零点与左半平面次极点相抵消时相位波特图怎么变化，怎样抵消相移？01-17
• · 关于offset对输出DC工作点的影响01-17
• · 毫米波mixer分析01-17
• · cadence生成电感或微带线01-17
• · emmc中的data strobe信号01-17
• · 有了解中电58所的没？ 求指点01-17
• · 用analogLib中的mos管搭的电路仿真报错01-17