关于锁相环锁定问题。
时间：10-02
整理：3721RD
点击：
各位路过的大神，我在做压控振荡器工作频率950M分频比为847左右的PLL，环路锁定时间过长。（电荷泵充电时间过长，15us前无明显充电趋势），怎样才能缩短锁定时间?非常感谢啦！
增大环路带宽
增加还路带宽，将初始频率设为接近目标频率，提高参考时钟，部分模块用行为级模型代替。
环路带宽已增加为60k,参考频率为1M,锁定时间还是无明显改善。何解?
有这个需求还是只是仿真 ?
只是仿真，找不到环路带宽和锁定时间的关系。请问锁定时间的和哪些因素相关?目前频率转换精度也未达到要求，
上电先做calibration, 计算一下你的Kvco, 然后把vco控制电压通过DAC直接设置在你需要的电压附近。可以加快锁定。
但是如果你的分频数改变的话，你的pll稳定过程，是由于环路带块决定的。
环路带宽越大，锁定时间越短?反之亦然?但大的带宽必将引入大的带内噪声，请问这些如何考虑?谢谢！
学习了
60k的环路带宽锁定时间怎么也得个几十us吧...
你1M的参考钟要出950M的振荡频率，这样的系统速度做不快的。首先还是提高输入时钟，然后带宽就能够向上调了
参考时钟输入只限定1M，输出为高频信号，是RF收发中的频综部分。只是不确定环路带宽的最优值?