1/f noise: 为什么说PMOS载流子是在埋沟里面输运的？
我的问题是： 为什么说hole是在burried channel中运动呢? 是不是由于在channle implant中，把PMOS的反型层形成的位置比较靠下面?
n+gate p+gate在CMOS工艺中的应用
发信人: yuppielu (fly away), 信区: METech <br />标 题: 请问pmos采用n+gate的原因是哪些?
( k3 k发信站: BBS 水木清华站 (Tue Oct 21 23:14:47 2003)
除了n+gate有比较高的导电性外， 另外是不是考虑n+gate和n衬底之间的接触电势差? 这个接触电势差是对阈值电压有影响的， 那是怎么改变的呢?如果用p+gate，对阈值电压的变化有什么区别呢?
westman:首先要澄清一点，并不是只有n+poly gate。比如在现在的.13普通工艺中，nmos管使用n+poly，pmos使用p+poly。不用p的原因主要是通常我们使用B作为掺杂物质，它可以扩散进SiO2，造成氧化硅质量下降。nmos管使用n+poly，pmos使用p+poly的最大好处是降低了mask的刻写难度。
Vfrankhkust: 谢谢小编，让我几天的困惑消失了。但是我还想问问。你说的降低mask刻写难度具体是什么意思?可以稍微解释一下吗。我今天下午看了一下书，叫《mos晶体管工作原理及建模》，大概是80年代出版的吧，当中第329页，就提到“通过金属来连接两种不同（n＋和p+）类型的多晶硅所需要的欧姆接触区是非常费空间的。另一方面，在多晶硅化物工艺中，用重叠起来的硅化物把两种类型的多晶体连接起来已经证明是不实际的”我想，现在的工艺可能解决了这个问题吧?。在本书第330页，提到了如果PMOS采用n+gate，就要给衬底注入相反类型的杂质，导致一个埋沟器件。而这种器件具有不良的短路特性和不良的源漏偏置电压的抗扰性。因此，它不能作成与表面沟道器件一样短的沟道。那这是PMOS采用n+gate的缺点。可是又由于最先提到的n+gate的导电性好，电阻率小，从而减小RC参数，提高器件速度。在这些因素中，到底如何权衡?。在国内一般的工艺生产线中，pmos到底是采用哪种类型的gate呢?这么多问题，麻烦你指点一二！感谢万分！
westman:客气 。作离子注入的时候，比如对PMOS，如果gate也是p型的，我们注入B,或BF2的时候，就可以一起注入，不用把gate这一部分阻挡住。解决这个问题现在的做法是：利用某些金属的硅化物来连接金属和Si，比如CoSi2.<b。我不是很理解他讲的是什么。但是器件的速度主要是决定于管子本身的，尤其是比较大尺寸的。到了小尺寸，比如90nm工艺后，互连线占主导地位。对不起，国内不清楚，我猜应该是都有的。
floating-gate:N POLY 和 P POLY有个功函数差，有兴趣你可以查查书。相同的衬底浓度和OXIDE厚度下，VT大约有1V的差。PMOS用N POLY是一个不得已的选择，这将使PMOS性能变差。在早期的工艺中，如果PMOS用P POLY， NMOS用N POLY，那么相连处会出现PN结，导致无法使用，所以只能统一用N POLY做GATE。 当出现SALICIDE工艺后，这个问题就被克服了， PMOS可以用P POLY做GATE。而且POLY的搀杂也挪到了S/D IMPLANT时一起做了，还能简化工艺步骤。现在0.5um以上的工艺大部分都只用N POLY，0.5um 以下基本都用两种了。这主要是成本与性能的综合考虑。而且0.35um以下，如果还用N POLY做PMOS GATE，漏电会太厉害，而无法使用。 这里的问题就复杂了，用P POLY做GATE又牵扯到POLY DEPLETION的问题，呵呵，太长了，这里就不讲了，有兴趣慢慢看书把。
fishhead<那0.5um以上的统一用npoly不会有影响吗?淀积的poly，其导电性应该是比较好的，也就是n+浓度比较高，那在做p+imp的时候不是会抵消很大一部分吗，会不会对最终的导电性产生影响?
neo: 用n+poly做的PMOS被称为bury channel device,也就是说反型的channel不在Substrategate oxide的接触面（surface)，而是在较深的区域，这样gate的控制就不那么强，Ioff较高，在sub-quarter micron的技术里，Ioff 已不能满足要求，所以必须用p+poly做gate了。至于为什么n+poly=>bury channel, p+poly=>surface channel, 一般教材上因该有的，去好好看看吧。对于fishhead的问题，p+imp是会抵消一部份的n+浓度，所以在参杂多少上要有数，通常是可以实现n+doping(after poly dep with Phos imp or during poly dep using PH3;p+imp doping level
ehbhm2000: How to make P Poly and N poly? As far as I know, after gate poly CVD , it will be Phos. diffusion , so both P gate and N gate are N poly. Although both N FET and P FET have SD I/I , but the ION energy is not big enough to go through the gate, it can only compensate the surface of poly , it does not change the poly surface where poly contacts the gate oxide . can anybody tell me how to fabricate the P poly ? thanks ！
kyyd75:那是你所看到的工艺流程。有些流程是在poly deposition之后，加一次掩模再离子注射。这样不会把n+打入PMOS区的栅的。
bhbhm2000:thanks , could you write the process flow from Ploy CVD to N and P ploy are created? another question: in this case , do P gate and N gare of CMOS (for example : inverter )connect each other by metal?
Fwestman:没什么特殊的流程，你可以参照置顶的帖子和本帖子前面的回文。在做LDD，S/D注入的时候相应打入poly gate中，有些流程中还会在poly deposition之后，加一次掩模再离子注射N+。 请注意，连接主要是靠silicide，不是poly
http://bbs.eetop.cn/thread-21460-2-1.html
METech 版
con,264,138148
[上一篇] [下一篇] [同主题上篇] [同主题下篇]发信人: METech (靠谱男), 信区: METech
标题: [合集] 为什么pmos的1/f噪声比nmos好
发信站: 水木社区 (Mon Jan5 13:19:56 2009), 站内
☆─────────────────────────────────────☆
ned (haha) 于(Sun Nov2 21:28:23 2008)提到:
不知道有没有人可以给出解释的?
谢谢
☆─────────────────────────────────────☆
jiangnan81 (铎铎) 于(Sun Nov2 21:35:43 2008)提到:
根据razavi的解释，pmos用的是埋沟技术，所以载流子在原理硅表面的地方移动，而1/f噪声受表面态影响很大，所以pmos的1/f噪声比nmos好，同样适用于mos和bjt的比较
【 在 ned (haha) 的大作中提到: 】
: 不知道有没有人可以给出解释的?
: 谢谢
☆─────────────────────────────────────☆
ned (haha) 于(Sun Nov2 22:06:19 2008)提到:
谢谢：）
【 在 jiangnan81 (铎铎) 的大作中提到: 】
: 根据razavi的解释，pmos用的是埋沟技术，所以载流子在原理硅表面的地方移动，而1/f噪声受表面态影响很大，所以pmos的1/f噪声比nmos好，同样适用于mos和bjt的比较
☆─────────────────────────────────────☆
jiangnancai (才子) 于(Mon Nov3 10:27:50 2008)提到:
没看明白，问一下：
Q1:现在的工艺主流pmos还是埋沟技术吗?一直对这个有怀疑。
Q2：pmos用的是埋沟技术，所以载流子在原理硅表面的地方移动----这句话解释的好像不对吧?pmos因为是埋沟技术，所以载流子应该相对在硅内部流动，不可能是硅表面的地方移动吧，否则，1/f岂不是更差?
【 在 jiangnan81 (铎铎) 的大作中提到: 】
: 根据razavi的解释，pmos用的是埋沟技术，所以载流子在原理硅表面的地方移动，而1/f噪声受表面态影响很大，所以pmos的1/f噪声比nmos好，同样适用于mos和bjt的比较
☆─────────────────────────────────────☆
bingze (路人甲) 于(Mon Nov3 12:08:00 2008)提到:
他把“远”字打成了“原”
【 在 jiangnancai (才子) 的大作中提到: 】
: 没看明白，问一下：
: Q1:现在的工艺主流pmos还是埋沟技术吗?一直对这个有怀疑。
: Q2：pmos用的是埋沟技术，所以载流子在原理硅表面的地方移动----这句话解释的好像不对吧?pmos因为是埋沟技术，所以载流子应该相对在硅内部流动，不可能是硅表面的地方移动吧，否则，1/f岂不是更差?
☆─────────────────────────────────────☆
leohart (leo (at) *百十载求是魂*) 于(Mon Nov3 15:52:02 2008)提到:
pmos也没埋沟吧,是因为是空穴的原因它在运动的时候离表面远点
【 在 jiangnancai (才子) 的大作中提到: 】
没看明白，问一下：
Q1:现在的工艺主流pmos还是埋沟技术吗?一直对这个有怀疑。
Q2：pmos用的是埋沟技术，所以载流子在原理硅表面的地方移动----这句话解释的好像不对吧?pmos因为是埋沟技术，所以载流子应该相对在硅内部流动，不可能是硅表面的地方移动吧，否则，1/f岂不是更差?
【 在 jiangnan81 (铎铎) 的大作中提到: 】
: 根据razavi的解释，pmos用的是埋沟技术，所以载流子在原理硅表面的地方移动，而1/f噪声受表面态影响很大，所以pmos的1/f噪声比nmos好，同样适用于mos和bjt的比较
☆─────────────────────────────────────☆
feynman (费曼) 于(Mon Nov3 15:55:46 2008)提到:
PMOS大多是埋沟，至少.13以上的主流CMOS工艺都是
【 在 leohart (leo (at) *百十载求是魂*) 的大作中提到: 】
: pmos也没埋沟吧,是因为是空穴的原因它在运动的时候离表面远点
: 没看明白，问一下：
: Q1:现在的工艺主流pmos还是埋沟技术吗?一直对这个有怀疑。
: ...................
☆─────────────────────────────────────☆
leohart (leo (at) *百十载求是魂*) 于(Mon Nov3 18:02:38 2008)提到:
?怎么埋沟?上面gate挡着难道用调vth的注入来做
【 在 feynman (费曼) 的大作中提到: 】
PMOS大多是埋沟，至少.13以上的主流CMOS工艺都是
【 在 leohart (leo (at) *百十载求是魂*) 的大作中提到: 】
: pmos也没埋沟吧,是因为是空穴的原因它在运动的时候离表面远点
: 没看明白，问一下：
: Q1:现在的工艺主流pmos还是埋沟技术吗?一直对这个有怀疑。
: ...................
☆─────────────────────────────────────☆
castrader (万和) 于(Mon Nov3 18:19:13 2008)提到:
说对了
就是用调vth来做的
呵呵
【 在 leohart (leo (at) *百十载求是魂*) 的大作中提到: 】
: ?怎么埋沟?上面gate挡着难道用调vth的注入来做
: PMOS大多是埋沟，至少.13以上的主流CMOS工艺都是
☆─────────────────────────────────────☆
leohart (leo (at) *百十载求是魂*) 于(Mon Nov3 18:22:22 2008)提到:
还是有点不明白...注入啥以后可以使空穴运行在远离表面的地方?
另外我猜要埋沟是为了减少表面散射对迁移率的影响吧?
【 在 castrader (万和) 的大作中提到: 】
说对了
就是用调vth来做的
呵呵
【 在 leohart (leo (at) *百十载求是魂*) 的大作中提到: 】
: ?怎么埋沟?上面gate挡着难道用调vth的注入来做
: PMOS大多是埋沟，至少.13以上的主流CMOS工艺都是
☆─────────────────────────────────────☆
clk (ME) 于(Mon Nov3 20:31:24 2008)提到:
1/f噪声是工艺决定的
没说一定是p比n好吧 只不过以前的工艺可能都是这样的结果
现在用的工艺 有一些就是n和p相当 甚至n比p好
【 在 ned (haha) 的大作中提到: 】
: 不知道有没有人可以给出解释的?
: 谢谢
☆─────────────────────────────────────☆
castrader (万和) 于(Mon Nov3 21:03:28 2008)提到:
我觉得应该是对的
呵呵
【 在 feynman (费曼) 的大作中提到: 】
: 简单讲一下吧我，如果有不同意见大家来讨论
: 因为metal gate不能做自对准，所以在最初MOS的原型下，工艺上开始采用poly来做gate,准确地说是重掺杂的poly，因为纯净的poly导电性是很差的。然而当考虑用什么来掺杂poly的时候，产生了一个问题，因为P型的杂质通常用boron来做，而B很容易往ox里跑，而且空穴的迁移率又?
: 正是这个注入造成了PMOS成为埋沟器件
: ...................
☆─────────────────────────────────────☆
jiangnancai (才子) 于(Mon Nov3 22:15:52 2008)提到:
能否举个例子比如什么工艺?
用过tsmc的工艺觉得还是pmos的1/f好，但是似乎并没有埋沟啊。
用埋沟来解释似乎不妥。
【 在 clk (ME) 的大作中提到: 】
: 1/f噪声是工艺决定的
: 没说一定是p比n好吧 只不过以前的工艺可能都是这样的结果
: 现在用的工艺 有一些就是n和p相当 甚至n比p好
☆─────────────────────────────────────☆
castrader (万和) 于(Tue Nov4 09:45:50 2008)提到:
埋沟是由于调栅注入形成PMOS的沟道区离开表面一段距离之处浓度最高
使得沟道最容易在此处形成
【 在 jiangnancai (才子) 的大作中提到: 】
: 能否举个例子比如什么工艺?
: 用过tsmc的工艺觉得还是pmos的1/f好，但是似乎并没有埋沟啊。
: 用埋沟来解释似乎不妥。
: ...................
☆─────────────────────────────────────☆
chip (论文倒计时.) 于(Tue Nov4 11:45:39 2008)提到:
我看到过ti在jssc发的pll的文章，lc tank里面就用的nmos，给出的原因就是nmos flicker noise好，但是特意指出是因为它们的工艺不一样。难道是用的n- substrate...
【 在 jiangnancai (才子) 的大作中提到: 】
: 能否举个例子比如什么工艺?
: 用过tsmc的工艺觉得还是pmos的1/f好，但是似乎并没有埋沟啊。
: 用埋沟来解释似乎不妥。
: ...................
☆─────────────────────────────────────☆
tonyboz (Term 锁定) 于(Tue Nov4 11:48:58 2008)提到:
估计有isolated well
【 在 chip (论文倒计时.) 的大作中提到: 】
: 我看到过ti在jssc发的pll的文章，lc tank里面就用的nmos，给出的原因就是nmos flicker noise好，但是特意指出是因为它们的工艺不一样。难道是用的n- substrate...
☆─────────────────────────────────────☆
jiangnancai (才子) 于(Tue Nov4 12:32:37 2008)提到:
现在普通的工艺如tsmc的工艺还用这一技术吗?
【 在 castrader (万和) 的大作中提到: 】
: 埋沟是由于调栅注入形成PMOS的沟道区离开表面一段距离之处浓度最高
: 使得沟道最容易在此处形成
没看太懂，不过可以啦谢谢各位。
好复杂~
说了下为什么PMOS埋沟，因为要调节VTH。导致后面PMOS的1/f好。
埋沟应该是工艺做出来的吧