• · allegro原理图与PCB网络名对应不上,求解答！11-06
• · 关于VIA过孔的问题11-06
• · 求高手帮助：allegro转pads11-06
• · allegro中BGA封装自动扇出的过孔删除不了，请教各位大神。11-06
• · 往CAM350导gerber时出现NO POLYGONS FOUND IN COMPOSITE11-06
• · 引脚交换11-06
• · allegro16.3中，顶层和底层能否互换吗11-06
• · 丝印的文字不小心删除了，怎么样补回来？11-06
• · allegro16.3怎样做一个电源的group11-06
• · 不能实时显示延时线11-06
• · 16.3版本中的constraint areas11-06
• · 找不到下面图片里的窗口了！11-06
• · bottom面的文字不小心改到TOP面如何能改回来？11-06
• · cadence16.5版本的allegro中如何导出pcb元件的库封装11-06
• · allegro 16.3怎么设置单个网络的线宽线安全间距规则，像PADS那样，谢谢11-06
• · ThinkPad X220i 使用cadecen16.3所遇到的一个奇怪的问题11-06
• · allegro 约束中设置LINE to LINE 的间距，指的中心距离吗？，求高人指点11-06
• · ORCAD原理图能否和pads pcb软件进行交互式操作，请高手多指教！11-06
• · 关于Cadence Concept HDL元件封装的问题11-06
• · CADENCE SPB 16.5与CADENCE LDV 15.0冲突11-06
• · allegro16.3中，VIA孔如果在本层有线连接就会显示Dill的大小，如果没有连线不显示dill11-06
• · 导出网表的问题11-06
• · 为何连接到地层的过孔没有flash连接方式11-06
• · 电源在铺动态铜的时候，因为过孔断开了？可以在电源层走出电源线不？（求助，急）11-06
• · allegro16.3版本如何设置各个网络高亮为不同颜色？11-06