微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 不能实时显示延时线

不能实时显示延时线

时间:10-02 整理:3721RD 点击:
这是我的设置吗,可是不能显示为什么呢


我的也是类似的情况,求解释。

貌似在约束管理器中做了等长设置才有

首先在CM 中设置 total etch length(普通NET等长设置),然后再CM菜单中analyze->analysis modes->design modes 全ON。然后就可以实时显示




你好,我设置了啊,可是还是不行啊


FROM 和TO  RULE NAME  你不设置吗

你更新到CM了吗?。

添加完之后肯定就没有了啊

你姑且试试,那里不可以空的

我试了,可是点击添加以后还是没有了,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top