微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.3版本中的constraint areas

16.3版本中的constraint areas

时间:10-02 整理:3721RD 点击:
请问,16.3版本中的constraint areas 怎么设置?
着急啊。

你是要设置keepout room或是routeout room吗?

是这么回事:
GND的线宽我设置为20mil 但是在FPA引脚里面不能满足,所以我想设置FPGA这个区域里面的间距是8MIL。就像15.7版本里面的constraint areas 一样去设置,但是16.3版本里面,我找不到这个设置啊?

http://www.eda365.com/thread-19134-1-1.html 自己去看看

非常的感谢啊,这论坛真好

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top