微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.3中,VIA孔如果在本层有线连接就会显示Dill的大小,如果没有连线不显示dill

allegro16.3中,VIA孔如果在本层有线连接就会显示Dill的大小,如果没有连线不显示dill

时间:10-02 整理:3721RD 点击:
allegro16.3中,VIA孔如果在本层中有线连接就会显示Dill,如果没有连线则不显示dill。只有鼠标放到此via孔的时候才会把中间的孔显示出来,不知道什么原因,请问这个怎么设置才能都把dill显示出来!请指点,谢谢各位兄弟姐妹!

在SETUP--》勾选display hole

这个我都勾选了,如果里面不勾选的话 ,有连线的也不会显示了,现在是如果在本层有连线才显示,如果没连线就不显示。是这样的

求解决啊!自己顶一下!谢谢了先

奇怪的问题,没遇到过,围观下,呵呵。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top