• · 《调研》大家用的是哪个版本的Candece软件11-06
• · 跪求allegro 15.5或者15.7的下载资源11-06
• · allegro做封装时要不要设层数？11-06
• · allegro走线时可不可以只避开障碍，但不拥抱障碍？11-06
• · 一些杂问题，看看大家有没有好的经验11-06
• · 生成光绘文件的时候出现警告11-06
• · 请问16.5画的板子如何降低版本让16.2或15.7的软件打开？11-06
• · 设置于生成丝印层11-06
• · 大家帮我看一下这是什么问题？11-06
• · island 问题11-06
• · 请问下面那个在16.5中怎么找到啊11-06
• · allegro15.7中原理图出页符和port无法重命名11-06
• · 请教ORCAD生成网络时出现的ERRO 怎样排查？11-06
• · 多层覆铜的问题！11-06
• · 光绘文件出那几层啊11-06
• · allegro转出PDF文档 支持ANSI的虚拟打印机11-06
• · 调整丝印成文字11-06
• · 网表导入出错，好心人帮忙忙。11-06
• · 如何删除没有网络定义的铜皮（急）11-06
• · allegro 放置元件无法显示11-06
• · allegro用other导入netlist时,为什么所有接地via都没有了11-06
• · 请教如何解决PADS的ASC文件导入到allegro时的网络丢失问题？11-06
• · 已经初步学了SIP封装设计、需要进行仿真、请各位指点下如何下手11-06
• · allegro15.7 用design entry CIS 导网表错误11-06
• · allegro设计中可重复利用的techfile11-06