微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro15.7 用design entry CIS 导网表错误

allegro15.7 用design entry CIS 导网表错误

时间：10-02 整理：3721RD 点击：

在原理图中修改某个元件的footprint后，在使用design entry CIS 格式导入网表发生错误，log里提示也看不出什么信息为什么

上一篇：allegro设计中可重复利用的techfile
下一篇：已经初步学了SIP封装设计、需要进行仿真、请各位指点下如何下手

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top