微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro用other导入netlist时,为什么所有接地via都没有了

allegro用other导入netlist时,为什么所有接地via都没有了

时间:10-02 整理:3721RD 点击:
allegro用other导入netlist时,为什么所有接地via都没有了?

:Q

Other没用过,但你应该看看导入窗口中的选项设置

把你导入时的设置贴出来。

import logic----other---然后勾选supersede all logic data; allow etch removal during eco; lgnore fixed property 这三个选项


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top