微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 网表导入出错,好心人帮忙忙。

网表导入出错,好心人帮忙忙。

时间:10-02 整理:3721RD 点击:
PBGA620_29_0X29 ! 'DPW_M1201R-23021F' ; U42
                                       ^
ERROR: Device file was parsed, errors were detected. Run netin in syntax check~
        mode for detailed error report.

查看下u42芯片,这个封装是bga620管脚的。估计你原理图中管脚与封装不对应

同意二楼的,应该是U42的device file中管脚定义有问题,去检查下吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top