• · 原理图的电源部分不懂，求指教11-06
• · cadence pnl 拼版问题11-06
• · ALLEGRO导封装，没有了焊盘11-06
• · 16.3装还补丁后，导DXF有问题.11-06
• · allegro 软件的user preference editor的library路径设置？11-06
• · allegro中通孔制作时Thermal relief和Anti Pad的一些疑问探讨11-06
• · allegro出gerber后用cam350查看为什么过孔在没有连接的层里还有焊盘，如图11-06
• · 一次性删除相同网络的静态铜皮11-06
• · 帮忙看看框框里那叫什么11-06
• · 怎么理解，电气性，和物理性，又各指哪些11-06
• · 用2D线条分割动态铜皮11-06
• · 绿油定义焊盘11-06
• · Allegro_16.6版本打GND换层VIA时比较卡11-06
• · 第一次使用16.5 文件被lock ，导网络表时间超长，是不是没有安装好11-06
• · Allegro如何铺铜11-06
• · 请教一个电脑同时安装多个版本Cadence 软件ENV 路径设置问题11-06
• · 请教关于cadence阻抗设置问题：请大家指点，谢谢！11-06
• · windows8能兼容allegro16.5嘛11-06
• · ORCAD原理图怎么画实心三角形啊11-06
• · cadence画板时怎么样才能考虑时序的问题？11-06
• · Allegro 无法建立PinPairs11-06
• · allegro16.5装好补丁后visibility出现如下图的形式。11-06
• · 启动16.5的Capture报错，this application has quit unexpectedly11-06
• · 关于盲埋VIA交差与重叠 疑问？11-06
• · 请教cadence16.5关于阻抗设置及阻抗DRC问题，详见文内，请大家指点，谢谢！11-06