• · allegro 导入网标提示封装命名过长的解决办法（新手）11-06
• · 麻烦大家看下这是什么问题？11-06
• · 一个使用allegro绘制的pcb板子，能否看出是用哪个版本的软件的绘制的吗？11-06
• · 使用 Cadence 16.5打开一个PCB图，有一层的过孔有些是半个，为何？11-06
• · 差分对问题请教，怎么辨认差分对（求指导）11-06
• · 推挤走线时，为什么被推的线会自动消失掉呢？11-06
• · lpw生成allegro封装出现无法打开脚本问题11-06
• · stroke editor 问题。11-06
• · 可以设置只有网络的PIN才能走线，其它地方不能走线吗？11-06
• · 请问差分线不等长的范围超过了约束，怎么没有DRC报错？11-06
• · Allegro的Extents过大的影响及改变Extents大小的方法11-06
• · 差分线设置报错11-06
• · allegro相对传播延迟DRC怎么解决？11-06
• · Allegro16.5 动态铜皮显示回以前版本设置11-06
• · 怎么回事，覆铜 allegro11-06
• · allegro生成光绘时出现说动态铜问题11-06
• · CAM350 10.7 出现如下提示 是什么原因？11-06
• · 没有板子画的时候，请问大家都在干嘛？11-06
• · usb阻抗控制为90欧姆的具体含义是什么 ？11-06
• · cadence16.5中allergo如何对单个元件PCB封装进行编辑或者查看？11-06
• · allegro输出GERBER用热转印制板求助11-06
• · allegro 出光绘过孔阻焊不开窗，怎么设置11-06
• · 如果一个信号线从top层 通过过孔穿到中间层，pcb阻抗具体是怎么控制的？11-06
• · ALLEGRO添加vias问题，请赐教11-06
• · allegro 出光绘文件和钻孔文件 有没有严格的流程或者步骤11-06