• · allegro设置差分对，如图方框内的 参数 具体什么含义？11-06
• · PCB布线 ，对于差分对的阻抗控制如何提要求？11-06
• · LP wizard 10.5制作allegro封装 的pin number问题11-06
• · PADS网络名、text怎么会多了中括号？ [11-06
• · 请教导网表问题11-06
• · 大侠有空帮我看看，gerber输出和元件放置问题11-06
• · {求助}16.6 輸出 PARTITION 然後IMPORT后零件不能動11-06
• · 可以改變走線線寬的語法11-06
• · cadence16.6 与16.3 版本共存的问题？11-06
• · Layout！~~~就是累~~~噢11-06
• · 做机械安装孔封装问题11-06
• · 约束规则问题11-06
• · 更新symbol时出现若干个Unconnected pins和Unconnected nets11-06
• · Cadence SPB OrCAD 16.50.4611-06
• · 关于allegro16.5扇出的问题期待你们的解答11-06
• · 请教：一个PCB文件中怎么做到导入两个原理图文件？11-06
• · allegro16.3保存数据很慢11-06
• · 什么同一网络的两个过孔不能靠得太近？11-06
• · 怎样在2596上打有规则的过孔11-06
• · 求助：带有多个过孔的表贴焊盘制作11-06
• · 请教鼠线问题11-06
• · 痛苦啊痛苦--------好多问题不懂11-06
• · 求教各位大侠NO STUB.是啥意思，影响很大？11-06
• · DEHDL/DECIS+Allegro的module reuse与交互11-06
• · capture cis 导出网表出现如下提示，是什么原因？11-06