微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro相对传播延迟DRC怎么解决？

allegro相对传播延迟DRC怎么解决？

时间：10-02 整理：3721RD 点击：

RDly() min=2642.343MIL max=2780.38 actual=2902.256
显然超出了约束范围
不知道这个怎么解决

上一篇：Allegro16.5 动态铜皮显示回以前版本设置
下一篇：差分线设置报错

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top