微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问差分线不等长的范围超过了约束，怎么没有DRC报错？

请问差分线不等长的范围超过了约束，怎么没有DRC报错？

时间：10-02 整理：3721RD 点击：

我已经在Setup里面把设置显示DRC对差分的检查了，可为什么不满足规则了，没有报错?顺便再问一下下面的那个延迟窗口中的T RDY是指的哪条电气约束?谢谢！

上一篇：Allegro的Extents过大的影响及改变Extents大小的方法
下一篇：可以设置只有网络的PIN才能走线，其它地方不能走线吗？

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top