微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 第一次使用16.5 文件被lock ,导网络表时间超长,是不是没有安装好

第一次使用16.5 文件被lock ,导网络表时间超长,是不是没有安装好

时间:10-02 整理:3721RD 点击:
RT,今天安装好了16.5的软件,出现以上问题,运行DB check 也是没有反应,郁闷啊。

导网络表已经超过15分钟,封装路径都已经设置好了,


郁闷啊,是不是要打补丁什么的,还是要重装

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top