微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.5装好补丁后visibility出现如下图的形式。

allegro16.5装好补丁后visibility出现如下图的形式。

时间:10-02 整理:3721RD 点击:
以前的visibility是etch via  pin drc  现在是 图中的这样了。帮忙看下怎么解决?谢谢


不好意思,搞错了。这个是flow planning模式下的状态。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top