微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教cadence16.5关于阻抗设置及阻抗DRC问题,详见文内,请大家指点,谢谢!

请教cadence16.5关于阻抗设置及阻抗DRC问题,详见文内,请大家指点,谢谢!

时间:10-02 整理:3721RD 点击:

刚开始使用cadence,有些不熟。
我现在在约束中,对单线设置了阻抗,目标阻抗为50欧,误差为5欧。
但一旦拉线,马上就报阻抗错误了,现在线宽为5mil,从约束结果来看,阻抗为140多欧,这是为何呢?难道我没设置铜厚吗?
另外,走的这些线,我现在也没法删除了,貌似是因为这些阻抗DRC给锁住了?
请教大家,这两个问题如何解决?谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top