• · 关于差分走线层选择11-06
• · 导出的DXF怎么样才能显示机械孔的孔径呢11-06
• · 电源层分割 和 内缩的问题11-06
• · 重启allegro后env里面之前设置的快捷键就没了11-06
• · BGA走线打孔时，为了让过孔居正中心，怎样设置格点？11-06
• · 内电层分割时出现问题11-06
• · S.O.S about stack - up11-06
• · 求助：为什么出光绘时，只有TOP层和BUTTOM层？11-06
• · allegro中能不能导出EXCELL格式的BOM list？11-06
• · 仿真电源分配错误11-06
• · 关于allegro 内电层分割问题11-06
• · constraint约束设置里的间距是怎么设置的？11-06
• · 元器件找不到封装的疑惑，请教11-06
• · 16.3如何显示pin脚？11-06
• · allegro 16.5 constraint select 高亮只显示PIN11-06
• · 仿真设置中下面步骤中红色框图部分是如何调入的？11-06
• · layout pcb11-06
• · SATA 接口layout问题11-06
• · 叠层设置中一个选项的含义。11-06
• · BGA下这样走信号线好不好？11-06
• · PADS转Allegro，没生成BRD文件？11-06
• · 差分线过孔所有层挖空作用。11-06
• · 电源和地飞线怎么是这样的？11-06
• · Cadence 原理图工具里面如何打开已隐藏的分页连接符数值11-06
• · 新手请教：已经做好的线路板中，如何删除已经布好的DDR走线，谢谢11-06