微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > constraint约束设置里的间距是怎么设置的?

constraint约束设置里的间距是怎么设置的?

时间:10-02 整理:3721RD 点击:
1、在了解这些资料的时候有电气间隙o爬电间隙,这两个设置的规则能适应于间隙设置吗?
2、有没有哪位兄弟有些相应的资料,给参考下,兄弟找了好久都找不到需要用到的资料。

求回复呀!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top