微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 电源层分割 和 内缩的问题

电源层分割 和 内缩的问题

时间:10-02 整理:3721RD 点击:
电源层分割后,默认铜皮边框为ROUKEEP IN的边框 ,要把电源层铜皮再往ROUTKEEP IN 边框内缩30MIL怎么处理?

你可以先把keepin在原基础上内缩30mil  然后create 电源层  
然后删掉keepin 生成正常的keepin  再铺地层

好的,试试

z-copy可以

电源层要分割的呢   修改较麻烦的感觉  - -

看个人习惯   

电源层内缩的作用大不大,我看很多pcb都没有

可以在Anti etch层靠进outline画一条30mil(此处看你GND内缩多少,如果GND内缩20mil,此处就画50mil)的line就可以了、、、

是啊,我看了有些板是这么做的,

正解~

可以使用SKILL,自动创建板边Anti Etch,执行命令后,填上需要内所的数值,然后点击板框自动生成一条Cline,比如你的地层要比板框内所20mil,则执行命令后,选择相应的层面,输入内宿值20,然后点击板框,软件就会在Anti Etch层根据你所选的层面自动给你生成一条内宿20mil的Cline,同理,电源层要创建这样的Cline也一样。不用自己手动画,也不用老是去删ROUTE KEEPING,而且板框形状奇怪的地方手动还不好画。

打错了,不是Cline,是Lines

我一般是边框画anti线

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top