微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 内电层分割时出现问题

内电层分割时出现问题

时间:10-02 整理:3721RD 点击:
我在进行内电层分割后,将电源层分成多块,结果如图:其他过孔总是与该层相连接,我设置了分割时自动避让,画的线也在ANTIETCH,为什么有这个问题,求大神指导下,谢谢



你是用的哪个版本软件呢?

allegro16.5

我DRC,DB检查也都没有错误啊!难道是软件哪里设置的问题?

这个其实是没连的,只是显示上好像连上了,那个圈是antipad,你可以把焊盘显示出来,就可以清楚的看到这里其实是空的


是的,我后来用CAM350导入光绘文件看了一下,是没有连起来,但是就是不知道怎么设置一下,让它显示的更好!

显示问题,no problem

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top