• · PDK和Tkit差别12-30
• · TEG是什么含义12-30
• · 请教大神FILLTIE是如何防latch_up的？12-30
• · 询问一下各位大神，这个layout中2p7m2t0f中2t0f是什么含义12-30
• · calibre xrc抽取网表求助12-30
• · lvs option问题12-30
• · 跑LVS是出现错误bad component subtype12-30
• · calibre PEX 抽SPEF文件12-30
• · 做layout应该学习什么语言12-30
• · 做layout lvs时允许电路电阻与版图电阻阻值存在0.5%误差在哪里设置？12-30
• · DC综合后的面积报告，可以用来确定ICC的floorplan？12-30
• · lvs时floating的pin如何能够提示错误12-30
• · terminal启动lvs12-30
• · 求课后答案完整《半导体集成电路》-朱正涌12-30
• · 论坛里关于版图方面的原创或者经过整理的有实用价值的资料实在太少了！12-30
• · 为什么有些电路中的功率管只用N管，而有的用了P管和N管？12-30
• · cadence51，快捷键文件中 部分快捷键后边EF是什么意思12-30
• · 三星，海力士，英特尔。对外代工吗？12-30
• · ADS 版图中给微带电路的板子加通孔的问题？12-30
• · 跪求！工艺厂的technology file不支持virtuoso 6.1.5怎么办12-30
• · Calibre PEX问题 floating net12-30
• · ic616两层金属线间打通孔报错12-30
• · 在哪可以找layout的兼职工作，周六周日兼职12-30
• · GaAs芯片的设计流程12-30
• · (已解决)原理没有错，但保存电路原理图时出现shorted output 的警告怎么处理？12-30