请教大神FILLTIE是如何防latch_up的？

请教大神，FILLTIE有什么作用?为什么版图中要插入FILLTIE?看了论坛上的说法，都说这样是给nwell/psub一个偏置，可以防Latch_up。为什么这样就可以防闩锁呢?能否帮小弟解释一下，谢谢大神！

没猜错的话应该是 logic standard cell 看layout层次结构 和使用手册吧。

tiehi tielo 上拉下拉

lz说的应该是filler cell吧。
tieh和tiel是将电位tie到power和gnd的单元，因为有些mos的gate需要固定接高电平或低电平，如果是直接和电源地相连，容易对栅造成损坏；而使用tieh和tiel同时也可以有效地防止esd。
filler cell也就是所谓的pickup，是用来给衬底施加电位保证衬底和器件的pn结反偏，毫无疑问，filler越多，对应的psub和nwell电位连接就越充分。lz可以去看下latchup的原理，其中两个电阻rwell和rsub，增加filler也就相当于减小这两个电阻，可以有效防止三极管进入放大模式，从而防止latchup。

说的很好！

4楼说得很详细，顶一个！

说得很好，很详细，谢谢啊！太感谢你了！

感谢，学习

4楼的说的很好啊