• · 什么叫做阱偏效应，如何解释？12-30
• · 跑LVS时layout比原理图多出了一个引脚，Nmos管的衬底那一极没连上GND12-30
• · virtuoso启动失败 IC61712-30
• · TSMC 180nm LVS电容不识别问题12-30
• · LVS错误--电源和地端口未在layout标示出来12-30
• · Virtuoso里的快捷键T--->显示Layer Tap的设定12-30
• · RAM 版图救助12-30
• · 〖请教〗数字和模拟版图中各有哪些重要的信号线？12-30
• · 版图中MOS管衬底类型选项有什么影响12-30
• · ESD的管子为何要加SAB？12-30
• · 聊下版图这个工作能干到多大岁数12-30
• · candence virtuoso 616的一个Bug，求助大神帮忙看一下。12-30
• · 请教关于multipart path的问题12-30
• · 请问CDF Component Description Format是用来干嘛的？12-30
• · IC5141 可以直接到处 map文件吗？12-30
• · 用61做pcell的问题12-30
• · Cadence IC 617 已经可以用了吗？12-30
• · 关于DRC,请大家进来讨论一下12-30
• · SAR ADC版图设计外包或技术咨询，有酬12-30
• · 怎么查看后仿dc的直流特性参数12-30
• · 求助，这个管子该怎么摆？12-30
• · 求解：如何修改DRC文件中最上层金属的定义？12-30
• · 版图中使用快捷键秒改 metal layer ex(M2-->M1)12-30
• · icc gds 输出问题12-30
• · 求助各位大神 本人刚学版图12-30