• · set_max_transition -data_path 和-clock_path分别代表什么意思？12-31
• · get_pins */SDN ？ 是表示顶层以及以下的所有的reg的SDN吗？12-31
• · 大家有没有在设计版图中加入tapcell的经验。12-31
• · 这种情况下，为什么会产生xtalk呢 ？12-31
• · 关于apl characterization12-31
• · create_clock {a b c d} -name .. -period ... ？定义了4个时钟吗12-31
• · icc里initialize_floorplan时遇到问题，求助大家12-31
• · Feedthrough是什么啊？12-31
• · 求助，group_path的用法12-31
• · Scan中插入的lock_up latch原理是什么呢？12-31
• · Lvs如何处理空module12-31
• · 关于TMAX32产生的STIL文件的仿真问题。 $STILDPV12-31
• · technology library physical library 中 pin的方向不一致12-31
• · 请教create_generated_clock的问题12-31
• · 请问Track和Metal是什么关系？谢谢！12-31
• · lib里有的cell 带有dont_touch dont_use？12-31
• · encounter route是的metal width和spacing怎样设置12-31
• · 为什么我在CTS 后,cell的属性不是fixed？12-31
• · 关于PR后端培训12-31
• · xtalk问题12-31
• · dc、astro 与 icc12-31
• · LVS时Calibre不检查Device size只做connection比较12-31
• · calibre中如何加dummy poly 和dummy OD12-31
• · 请教GlobalFoundries 55nm工艺die size估算12-31
• · set_power_options在新版本的icc中变成什么了12-31