请教GlobalFoundries 55nm工艺die size估算

看instance count吧， 而且memory ，ip等面积另算的，太粗略了，我只能说 ? x ? mm ,

已知数据如下：
1. not pad limited
2. gate count： 1.5 million -> 3mm2 ?
3. flash: 2.33 mm2
4. sram: 13Mbit, 0.55um2 bit cell -> ~9.5mm2 ?
5. pad hight ?
6. power ring ?
7. seal ring ?
8. scribe ?

不是pad limited那就是core limited chip，由core决定，
gate count ： 1.5m 不知道折合到instance count是多少，就算1M instance 吧， 3x 3可以放的下，
而且有多，
flash： 这个是死面积，
sram ： 13Mbit， 很多了， 不是特别清楚面积有多少， 算2x3 mm2吧，
pad height： 一般是130 x 40 左右， cup pad
power ring不占面积 ， sealring，scribeline都是fab的事情，不用管，
你算die area （ without sealring) 即可，

io留150 initial util 60~70看你mem ip有多少了

小编如果做with seal ring, 那么die的面积，包含seal ring?

请问core-limited chip和pad-limited chip的区别是?