DC与ICC后进行STA的clock约束的区别

顶顶ding

可否这样理解：其实二者都对。set_clock_uncertainty-setup是为setup time留余量的，而CTS之后clock_uncertainty中的skew、jitter包含于实际的propagated延时，而margin却与其无关。故二者关于uncertainty的约束说法并不矛盾。set_clock_latency-source是指时钟源到所定义的时钟树根节点的延时，而set_clock_latency则是定义直接对时钟树上的延迟。CTS之后，set_clock_latency包含于实际的propagated延时，但set_clock_latency-source则没有，故二者亦不矛盾。以上看法纯属个人看法，还请各位大神指点指点

DC也可以设clock uncertainty啊，只不过为了给PR留margin，DC的uncertainty会设的较大。
set_clock_latency是在cts之前人工设置的clock latency，主要是为了timing的需要设置的，CTS后工具会根据实际的clk tree来计算tree的长度，也就是propagate clock tree