微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC后端设计，verify pg nets的问题

ICC后端设计，verify pg nets的问题

时间：10-02 整理：3721RD 点击：

在verify_pg_nets后发现有error。如图

请问为什么这里说是vdd有floating啊?

就是没连上呗，自己report一下，看这些vdd pin连哪了

上一篇：求助于大牛encounter怎么读取calibre的ant报告文件
下一篇：DC与ICC后进行STA的clock约束的区别

设计 ICC verify nets pg 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top