spi_slave综合约束
时间：10-02
整理：3721RD
点击：
设计spi_slave时，用异步高频时钟采样，而不是用SCK作为模块的clock，请问SCK和SDI的关系该如何约束?曾经试过set_data_check,DC提示说两个input ports不能设置set_data_check.
谢谢分享