set_multicycle_path约束失败

DC综合报告如左图所示，由于其中efuse模块的输出需要多个时钟周期，设置了multicycle_path
具体设置为： set_multicycle_path 20 -from i_efuse_ctrl/i_efuse/efuse_acc_rd/rd_st_gen/register_negedge/d
- to i_efuse_ctrl/i_efuse/rd_data_gen/register_posedge/q
但设置之后时序报告却没变化，在这个路径上尝试设置了其他的起点与终点，也没成功。之后设置了set_false_path，也没有约束成功。
set_false_path-from i_efuse_ctrl/i_efuse/efuse_acc_rd/rd_st_gen/register_negedge/d
- to i_efuse_ctrl/i_efuse/rd_data_gen/register_posedge/q
求高手解释指导下~多谢啦

设置multicycle path不是应该指定-setup或者-hold的吗，

多谢啊，指定的也试过啦，还没约束成功

可以设穿过efuse IP的
set_multicycle_path -setup 20 -through i_efuse_rf/Q

多谢啊，按你说的，已经解决了。