微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > setup time 和hold time的约束应该设置多大?

setup time 和hold time的约束应该设置多大?

时间:10-02 整理:3721RD 点击:
请教各位大神,在做DC综合的时候,setup time 和hold time的约束条件应该设置为多大,有什么标准吗?

这两个值在标准单元做好之后就是确定的,不用你自己设置。我猜你是要问输入输出延迟怎么设置,这个是根据提供给你的设计规范得到。没有的话按经验值,输入输出延迟一般设置为周期的50%至70%。

我其实是想问set_clock_uncertainty -setup set_clock_uncertainty -hold
这两个值应该设置多少。有没有什么参考。谢谢啦

setup=clock Jitter+Skewhold=Skew.时钟抖动一般从设计规范里得到,这个值应该是时钟产生电路(如锁相环)进行仿真确定。skew为pr中CTS的目标偏差值,可以比目标值稍微大一点留给skew一定空间。假设像0.18um工艺:setup=0.2+0.3 hold=0.3.你可以在论坛上找找涛哥的帖子看一下。

谢谢啦

客气

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top