微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合后出现一个奇怪的fanout过大的问题,求各位大神给点意见

DC综合后出现一个奇怪的fanout过大的问题,求各位大神给点意见

时间:10-02 整理:3721RD 点击:
timing report 里面出现这样一个提示:A fanout number of 1000 was used for high fanout net computations.我看runlog文件里面提示的net是Warning: Design 'AES_modify_incipher' contains 1 high-fanout nets. A fanout number of 1000 will be used for delay calculations involving these nets. (TIM-134)Net 'key1/r0/clk': 2336 load(s), 1 driver(s)
我是采用top—down的方式综合的,最上层实例化了一个key1,key1下面又实例化了一个r0,clk是由顶层传进来的时钟。我在顶层constraints里面设置了clk的drive为0.
请教各位大神为什么会出现这样的问题,该怎么解决。

可以将这个高扇出net设置为dont_touch.在后端pr时再进行综合

这是一个时钟路径,我在constraints里面已经把它设为don't touch了

你怎么设置的?

综合一般不怎么关心大扇出的问题,一般是后端处理的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top