微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC约束时set_false_path如何用?

DC约束时set_false_path如何用?

时间:10-02 整理:3721RD 点击:
如题,查了一下DC的用户手册,里边对用法的说明只是说set_false_path -from inst1_0/inst1_1/.../net_name_a -to inst2_0/inst2_1/.../net_name_b,请问一下这里边的net_name或者pin_name是指综合后的名字还是RTL中的变量名,如果用综合后的net_name的话,我想不通的是:这约束不是综合前的准备工作吗,只有综合后后才会出现一些诸如DFF等的pin_name,在约束的时候我们并不知道这些线网名啊,本人菜鸟,求大神点拨!

同求!

上面的列子有可能是DC之前又或者之后的信号,时序约束是应该在综合之前设置好,里面可以有set_false_path也可以没有,一般你在代码中定义了wire和reg 的信号,工具一般是不会去动该信号的, 除非个别情况,个别情况都还和你的DC脚本设置变量有关。

综合之前可以用gtech pin来代替

好的,谢谢,我试一下!

gtech_pin?在dc中没有这个命令啊

instance name和端口名综合之前就存在。约束加在综合前,如果有instance被flatten,写出的SDC也会相应的改变。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top