微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PR 之后的时序报告分析

PR 之后的时序报告分析

时间:10-02 整理:3721RD 点击:
最近做数字电路的后端设计,刚开始的时候,encounter之后,时序报告中存在hold time不满足的情况(setup时间已经满足),后来通过返回DC中修改约束文件中的时钟和信号的输入延迟,以及encouter后做eco,已经使hold time满足要求,但是,报告中还有一组内容我没有看懂,截图如下:



我不太明白Worst Vio这一栏中max_cap和max_tran为负值是什么意思,它们是由什么引起的?求解答!

顶一下!求帮助!

求解答!求给力解答!

我也想知道啊

看看是否存在过长的走线引起的MTTV

max_trans/max_cap violation... need to fixed... you can check the stdcell library about max_trans/max_cap requierment.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top