微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 跨时钟域怎么约束啊?

跨时钟域怎么约束啊?

时间:10-02 整理:3721RD 点击:






问下这个跨时钟域怎么约束啊~
block A 和Block B是分开的2个block,Block A是下降沿,Block B 是上升沿的~(不好意思画错了)~
然后在单独做blockA约束的时候,报告总会有个问题,因为BlockA是下降沿,然后图中蓝线那一路径的时间是从5ns开始计算的,到output的时候假设为11n,即arrive~然后require时间又是从10ns开始计算的,最后假设require位10.5ns~然后就报这条路径时序过不了~(output delay假设为0)~可是实际上的require应该为15.5才对啊~
这一点应该怎么设置,才会正确的分析此路径~


另~在红色的这路径又怎么做约束啊~
红色这条路径是2个block之间的路径,block A 和Block B是分开的2个block,Block A是下降沿,Block B 是上升沿的~(不好意思画错了)~
这样不同时钟域该怎么约束啊?
而且过个block之间的时序分析DC或者PT能做吗?怎么做?

这不算跨时钟域
约束 block B的时钟用A的时钟 -invert 产生就可以了

这算什么跨时钟域啊,这个很普通啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top