微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于cts时,时钟树的约束问题?

关于cts时,时钟树的约束问题?

时间:10-02 整理:3721RD 点击:
大家好,举个例子:设clka是主时钟,clkb是有clka经过2分频后的generated clock,那么,在cts时,如果我对clka的skew,latency,uncertainty,fanout,transition,level等进行了约束,clkb还需要约束吗?谢谢各位了!

在set_clock_tree_option 时不加 -clock_trees 的选项时,可以对你所有clock都起作用

给位大牛们,帮帮忙啊!

需要
因为两者不一定相同

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top