微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教关于28nm的工艺问题

请教关于28nm的工艺问题

时间:12-12 整理:3721RD 点击:

对准精读不是foundry 要考虑的。因为对准误差的target 只有一个,就是0。这是光刻机厂商的事。foundry 要想办法在先有光刻机水平下,改进工艺以放宽spec。
28nm 的线宽的确难做,尤其是在老大tsmc 已经做好情况下,其他代工厂只能充当设计公司的second source 。这就要求兼容t 的工艺,就更难。。。
常规的mosfet 结构也不复杂,就是AA 上扛了个gate. 然后是连线,metal/via 加起来多的能有二十几层。其他mask 就是一堆调器件性能的implant.

谢谢以上几位的指导,让我对后端的制造流程有了新的认识~~~~

28nm MOS应该很复杂了
65工艺就开始对NMOS PMOS执行不同的应力调整。很难想象现在的28nm工艺在做什么。

刚刚根据前面几位专业人士的指导在wiki上面找了些资料阅读,加深了理解,谢谢!
另外从wiki上面的得到的信息概括如下:
1. 光掩模/光罩的尺寸是wafer尺寸的4~5倍,这样可以降低光罩的制造难度,用光学缩小的方法来给wafer做曝光,wafer上面的误差通常spec要求在5%以内,比如28nm的误差就不能超过1.4nm,这个要求对应到光罩上面的误差就是5.6~7nm的误差以内;
2. multiple patterning和phase-shift这两种提高成像精确性的技术是65nm以后非常关键的技术
3. 光刻胶的性能、涂抹的均匀性、杂质、光刻的边沿锐利度、光刻机的显影剂及显影流程控制、刻蚀的过程控制及各种参杂过程控制,这些工序每一步都算是state-of-art了,超精密的工艺流程控制;
4. ASML(以前飞利浦的一个部门独立出来的,使用的是德国蔡司的光路系统,)算是32nm以下光刻装备的垄断厂家,在更高工艺的研发上IBM\INTEL\SAMSUNG\TSMC等厂家都有投资到ASML合作研发未来的工艺(16~14nm)及装备,12年10月份与Cymer的并购将有助于开发更高阶的EUV工艺,后续450mm的光刻机也是一个关键的改进;
5. 陶氏化学在半导体加工过程中使用到的各种化学制剂方面也基本处于垄断地位;
6. 目前先进的半导体厂家有intel、ibm、samsung、tsmc,ibm的研发实力还是很nb的,可以卖28nm的制程技术方案给umc,台湾的研发目前也就只能看看tsmc;

看到IBM NB我笑了,如果IBM NB的话,UMC就不至于现在28HKMG还没搞定
.88

litho方面每个foundry都差不多,LER重要,但还没占到主导地位
.88

我来试试回答一下,hehe
.88

28nm是最小线宽,也就是mos管栅极的线宽,只是最后一道工序
但是大多数地方还是很宽的,比如欧姆接触的源漏
对准根本不是问题,相比光刻胶显影的侧蚀

既然你这么主动……

问个问题,所谓28nm到底指的是哪个参数?谢谢。

源漏的现款必须大,而且还要厚,一般和栅极就不是一道工艺出来的
即使栅极,为了降低电阻,有的器件还要用蘑菇栅
源漏可以一次形成,栅极在中间是下一步工艺,位置偏差影响不大,这是器件原理决定的
显影严重影响线宽,前面对的再准,刻得再细,显影保证不了全白费
你亲自走过一遍器件工艺就明白了

果然是体育老师教的半导体工艺。
还蘑菇栅,那叫T型栅。还下一步工艺,回去翻书查什么叫自对准。
还显影严重影响线宽,照你这么说,光刻流程里,还有不严重影响线宽的步骤吗?别的步骤我是要说严严严严重吗?
还保证不了全白费,那我还说op最重要呢,按错按钮全白费。
还亲自走一遍器件工艺,我在超净间里干活的时候,你还在撒尿和泥玩儿呢。

你装个jb
那你说说你的图形里面,栅极靠近源偏移5nm和栅极加宽3nm对跨导有什么影响,定性就行

呵呵,那位是军版的著名喷子,大前天刚被封,兄台不必在意

仅从patterning的角度上讲,工艺的难点绝不只在litho。。。 RET OPC在40nm之后变的
非常的困难和重要。 代工厂中只有T的28nm能真正接单量产吧。

nah, Samsung和UMC跟进没有难题,关键在于有多少人会用FinFET
现在Foundry就是赌所有的人最终都会转向FinFET.....
要知道INtel是花了多少wafer才搞定饿FinFET....这个cost谁来付,QCOM肯定不会的
只有NVIDIA和AMD有些可能,SOC还是远离FInFET的好
Intel自己的FINFET的SOC都要delay...
.202

intel的22nm finfet究竟量产过几次?
怎么感觉最新的产品都没有用finfet呢?

22nm这个节点TSMC明确表示不会做FIN,仍然是平面
感觉T确实还是很牛逼

现在的产品都是Fin 但是SOC还不是
推迟了 Intel搞不定SOC
.88

......TSMC没有必要在22做FinFET啊
Foundry永远都是落后Intel一个generation的
从纯技术上讲 Intel最NB,其他的根本就没有可比性
.88

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top