特许35工艺的mim cap是怎么回事？
mim_4fF那个就更让我困惑了，fusetop是什么层定义啊？
ps：用在SiGe工艺里面BJT管子的SIC注入是什么东西的缩写？杀用的
还有为啥它的vpnp的emitter直接用pimp+cnt做的，而lpnp管子的emitter是用
pimp+poly2+cnt做，多了那层poly2，emitter上的p注入不是被挡住了，而且cnt
也连不到emitter上了
via3放在mim上，就是把mim层和m4连起来，不会打穿到m3的
为啥不会打穿？好像没见到有mim层啊，这个只是个虚拟的层给lvs用的吧
via3不打穿它连到哪里去哦，而且不太明白这个mim电容到底是用的是上下plate的
电容还是via3间的电容
fusetop和m3形成电容，fusetop在m3和m4之间。
lateral的三极管，poly下面是N掺杂，poly两边是P, P-N-P
最好和chrt确认一下，他们比较权威。
pnp管里面的poly可能是为了使工艺平坦用的，具体的看chrt的文档，肯定有说。
原来的MIM需要两层额外的mask，
分别做fusetop和fusebottom这两层特殊的金属，夹在m3和m4之间，
需要via3把这两个极板都连到m4引出来。
后来为了减低成本，把fusebottom这层mask拿掉了，直接做在m3上，作为下极板，
但是上极板fusttop还需要通过via3连到m4引出来。
你看看文档把，里面有个截面图，很清楚的。
没记错的话.35应该是single-mask的。
我手上文档还没申请全，所以搞不清楚
mim_4fF那个是不是用了m3做一个极板，m2和fusetop做另外一个极板？
还有那个lpnp的E极，昨天想了一个晚上也不知道为啥要加poly再注入p，pdk带的文档
图画的很烂也没详细讲
4fF那个，是上下叠了两个电容。lpnp不大懂。
4fF那个跟2fF的比是折叠式的
注入p的poly是用来降低poly的电阻的吧，直接用它覆盖在上面引出接触孔的
看了提供的layout，那个poly是用来定义lpnp的base宽度的。。。原来还以为它是一整块
其实是一个donut
而且它把poly也连在E电极上相当于给bjt并联了一个pmos
所谓折叠是不是m3各跟m2跟fusetop形成一个电容，并联所以容值到4fF了
不过估计容值不会刚好是mim_2fF的两倍，夹的oxide厚度不会一样吧
不是，m4/m3之间夹一个mim，m3/m2之间又夹一个mim，并联起来刚好是2倍。
因为上下两个mim大小一样，mask可以重用，几乎不增加成本，
只是怎么互连起来的我记不清楚了。
哦，不过layout里还是有fusetop阿，而且通过via3连的m4，我感觉是fusetop跟m3
做了其中一个cap，m4只是引线，等文档到了再仔细看看
fusetop当然要有了，只画一次但是fabrication的时候用两次。
别费劲猜了看图吧，