• · PLL锁定时间很长原因01-17
• · 用verilog-A编写的程序，在什么硬件上实现？01-17
• · 套筒式共源共栅放大器01-17
• · PLL时钟输出到片外01-17
• · Spectre RF中端口如何设置为复数阻抗？i和j都不对那怎么表达？01-17
• · 仿真rail to rail运放的恒定gm01-17
• · VCO带二分频再输出，如何保证测试？01-17
• · 关机时没有退出cadence，原理图无法编辑，怎么解决呀01-17
• · 做带隙基准，应该选哪种电阻，选电阻的原则是什么？01-17
• · IC5141安装sort: open failed: +3: no such file or directory问题01-17
• · LC tank 电容可调 这个电容阵列怎么做？01-17
• · sigma delta ADC 设计求助01-17
• · 比较器请教01-17
• · 请教，为什么经过电阻分压后的电压非常不稳01-17
• · 关于吉尔伯特单元混频器的问题01-17
• · calibre作lvs不能自动导出schematic netlist01-17
• · 无尾电流源结构的VCO，不起振01-17
• · 各位大神IMS会议怎么样？是顶级的吗？01-17
• · 仿真器spectre和hspiceD是否可以分别设置仿真目录？01-17
• · 请教大牛，相位噪声的一个奇怪问题01-17
• · cadence打开ADE慢、 WaveScan报错01-17
• · 对轨比较器——大家来讨论看看这种对轨比较器有没什么问题01-17
• · MOS管的速度饱和01-17
• · 0.18um工艺下如何计算管子的尺寸啊01-17
• · 请教静电枪的ESD保护？01-17