PLL时钟输出到片外
芯片流片后测试时，检测不到输出时钟（共模电压先测到过0.6V，后来又只能测到0V），芯片内也有TX模块，可以在PLL提供时钟时正常工作，借由TX也可以观测到PLL可以锁定。
将电路（包含连线）提参后仿，在SS工艺角，125℃，1.08V电压时，关键节点的高低电平标注如红字（C表示差分信号的共模电平），并没有出现最终输出变成直流的现象。
在五角星标记处断开电路，仅仿真后半部分，调整输入时钟共模，在共模为0.69V时，会出现输出变直流的情况，但是根据前面提到的SS仿真结果，该节点的共模为0.61V，与0.69V还有差距。
几个问题：
1、输出通路的PAD上并没有加ESD保护，有可能会损坏电路吗?
2、根据以上测试结果能否确定是因为共模偏差导致的输出时钟消失?
3、再进行什么仿真可以直接由仿真得到和测试相似的结果?（MC?加噪声?）
4、单端传输时钟是否不可避免会出现问题?
5、各位大神有其他思考希望多多指点！
跪谢！
有没有降一下频率试试
如果用GPIO输出最好不要超过100Mhz
首先十分感谢您的指导！您是指测试时降低DCO的频率吗?因为DCO是LC振荡器的，调节范围在5.6-5.8G，没办法降低太多。
首先十分感谢您的指导！您是指测试时降低DCO的频率吗?因为DCO是LC振荡器的，调节范围在5.6-5.8G，没办法降低太多。
首先十分感谢您的指导。您是指测试时降低DCO的频率吗?
因为这个DCO是LC结构的，振荡频率在5.6-5.8GHz，没办法降低太多。
十分感谢您的指导。不过我不太明白您说的GPIO，输出的地方只有一个PAD，也就是一块金属，没有任何电路。
还望您指点！
十分感谢您的指导！您是指测试时降低DCO的频率吗?因为使用的LC振荡器，频率在5.6-5.8GHz，调整范围有限。
还是您指其他什么?
你再仿仿fs,sf corner
最差的应该是ss-40吧，小编有试过嘛?
是的 DCO的频率挺高的了，后面的反相器也是有带宽的，并且线宽看起来也很窄，只是有点怀疑
Buffer没问题，问题是为什么金属线到最后变成500u/5u, 对于5.xGHz的信号，这个线宽太宽了，不明白为什么线宽要加这么宽?做过8G的信号，一样buffer后输出的pad，测试没问题啊。你这个才5.xG，仔细后仿真看看，驱动能力是否足够
DCO后面接分频器后再输出吗?这么高的频率不好直接出去
小编要不要计算一下你的500ux5u的线的在你频率的impedance啊，如果impedance很大，会不会全反射啊
从MC的仿真结果来看（设置PMOS NMOS都在SS 3sigma），最后几级反相器的振幅会逐渐偏离600mV，最终会出现输出为直流的情况。FS和SF的结构都优于SS，不会出现异常
不太明白您说的反相器带宽应该如何计算?是按照低通滤波器模型计算截止频率吗?那样看起来有百GHz以上呢~
感谢您的回复！最后一级加粗考虑是减小电阻，这段线电阻约10Ω，带上pad的寄生电容在120fF。对于长线，如何分配电容和电阻您有何高见?比如在您8GHz的设计中，走线多长?用了几级反相器?采用差分传输还是单端传输呢?
望您指点！
分频输出是常用的方法是吗?我没什么经验，不过最近确实听到很多分频输出的建议。
感谢您的回复~不过-40°是最差情况吗?貌似是125°呢~
如何估算金属线单位长度的电感和电导呢?我不太会算这个，望您指点！
最近又进行了一些仿真，发现问题可能出在CML2CMOS的转换模块中（图中的小方块，没画出结构）。这个模块采用五管运放的结构，但是直流工作点没有调整好，导致进入反相器链的时钟占空比出问题，后级的驱动能力也并不是很足，逐级出现上拉不到顶和下拉不到底的现象，最终输出直流。以上结果是在MC SS 2sigma 1.08v电压 125°的情况下仿真才会出现的结果，在SF/FS仿真MC也都不会出现无输出的现象。在电路中PMOS和NMOS是按照2:1设计的，可能也不甚合理，应该考虑两者的驱动能力进行一些调整，但是通过SF/FS的仿真结果，可能PMOS和NMOS的差异还不是根本原因。
以上是我最近的理解，如果有说的不对的地方还请各位指正！再次感谢各位大牛出手相助！
对的。
那请问，分频输出之后的时钟用来测试相噪，带宽和噪声与不分频输出的测试结果一样吗?
带宽不会有什么区别，但是分频后相燥会变好，整体下移20*log(N)，N为分频比。小编可以思考一下原因。
提示一下，五管运放带宽够吗?占空比是如何决定的?我倒是没见过用这种结构进行转换的，至少在高速应用中。小编可以多看看其他结构。
谢谢您的提醒~
电平转换的结构是否还是采用交流耦合比较多呢?感觉这个结构受PVT影响很大。
不知道你的速度和你电平要变多少，我跑2GHz的clock是用ac couple的方法去做的；100MHz的时候是5管那种，不过要根据占空比，因为占空比差太多，高电平的输出可能翻不过来
交流耦合是很常用的一种，没问题。你也可以研究下有没有别的解决方案。