• · 新手求助Error ,Error 11-06
• · 过孔导致的延时 如何等长处理11-06
• · 终于拿allegro画好第一块班了。请教一些生产问题（叠层，gerber等）11-06
• · Shape symbol 问题？11-06
• · CIS绘制AD芯片11-06
• · 有谁设置过Shape的Net Short属性吗？11-06
• · 关于射频布线的一些简单问题11-06
• · 分享两个Altera高速开发板的叠层设置11-06
• · 网表问题11-06
• · 关于NET name的问题11-06
• · Hotfix_SPB16.30.029出来了，谁能共享下，谢谢！11-06
• · 求助，覆铜参数设置11-06
• · allegro 怎么导出gerber设置11-06
• · 关于PCB回注原理图,偶尔能搞成功.11-06
• · 若若的问：大家用Capture CIS画原理图还是用Design Entry CIS？11-06
• · 求助：Packager files not found11-06
• · 直角轉弧角11-06
• · allegro中有些元件显示灰色是为什么啊？11-06
• · 阻抗计算时的H和H1的值是多少啊？怎么来的？11-06
• · 请教Design Entry CIS的基础问题：关于页面间连接的处理方式11-06
• · 紧急求救！11-06
• · 谁有SD卡座的封装啊？谢谢O(∩_∩)O~11-06
• · 关于版图设计当中的DRC问题，请教一下11-06
• · 请教DDR2布线问题！11-06
• · cadence 16.3 中cisconfigration 中点击NEW 或setup 程序死了11-06